⑩日本園特許庁(JP)

①特許出腳公開

@ 公 開 特 許 公 報 (A) 昭63-286780

@Int_Cl_4

做別記号

庁内整理番号

母公開 昭和63年(1988)11月24日

G 01 R 31/28

A-6912-2G

審査請求 未請求 発明の数 2 (全3頁)

砂発明の名称 故障検出方式および故障検出装置

②特 願 昭62-121291

②出 願 昭62(1987)5月20日

の発 明 者 岩 崎 一 彦 東京都国分寺市東恋ケ窪 1 丁目 280番地 株式会社日立製作所中央研究所内

②発 明 者 荒 川 文 男 東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製

作所中央研究所内

砂発 明 者 三 科 大 介 東京都小

東京都小平市上水本町1479番地 日立マイクロコンピュー タエンジニアリング株式会社内

⑩出 願 人 株式会社日立製作所 ⑪出 願 人 日立マイクロコンピュ 東京都千代田区神田駿河台 4 丁目 6 番地

ータエンジニアリング

株式会社

東京都小平市上水本町1479番地

②代理人 弁理士小川 勝男 外1名

明 細 1

1. 発明の名称

故障検出方式および故障検出装置

- 2. 特許請求の範囲
 - 1. mビットの多入力帰還形シフトレジスタ
 (MISR)によって、検査出力パターンをシグナチャとして圧縮する論理回路の故障検出方式において、n(n>m)ビット巾の検査出力を、排他的論理和回路網によってmビット巾に圧縮し、その後、前配mビットのMISRへ入力することを特徴とする故障検出方式。
 - 2. mビットの多入力帰還形シフトレジスタ (MISR)によって、検査出力パターンをシグナチャとして圧縮する論理回路の故障検出核 健において、n(n>m)ビット巾の検査出力を、排他的論理和回路網によってmビット巾に 圧縮し、その後、前配mビットのMISRへ入力することを特徴とする故障検出検出検出
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、論理回路の故障検出方式および装置 に係り、特にLSI(Large Scale Integrated circuit)の自己検査に好通な故障検出方式およ び装備に関する。

〔従来の技術〕

LSIの検査法の1つとして、従来からシグナチャ解析法がおとなわれていた。シグナチャ解析では、mビット巾の検査出力を、mビットの多入力帰還形シフトレジスタ(MISR)で時間軸方向に圧縮していた。従来のMISRの例として、特額昭59-233153号 将顧昭62-

42655号を挙げることができる。

[発明が解決しようとする問題点]

上記従来技術は、検査出力パターンのピット巾nが、n>mのとき、複数回に分けてMISRへ入力しなければならず、検査時間が増大するという問題があった。

本発明の目的は、(1)検査時間を短縮すること、(2)ハードウェアを減少させること、にある。 (間超点を解決するための手段)

特別昭63-286780(2)

上記目的は、nビット巾の検査出力パターンを 排他的論理和回路網によってmビットに圧縮し、 その後、mビットのMISRへ入力することによ り、遊成される。

(作用)

上配掛他的助理和回路網は、検査出力パターン をピット巾方向に圧縮するものであり、MISR は時間軸方向に圧縮するものである。

(実施例)

以下、本発明の一実施例を図面を用いて説明する。

第1図は本発明の一実施例を示すプロック図である。 被検査回路 1 からは検査出力 パターン、 $a_0(x)$, $a_1(x)$, \cdots , $a_{n-1}(x)$ が出力される。 ここで、

$$a_1(x) = a_{10} + a_{11} x^{1} + a_{12} x^{2} + a_{16} x^{6-1}$$

であり、 a, , , a, , , , , , , , , , の順に、ビット 中圧縮回路へ入力される。ビット中圧縮回路は、 掛他的陶理和回路で構成され にビット中の入力を

$$r_{01} = a_{01} \oplus a_{11} \oplus a_{21} \oplus a_{21} \oplus a_{21} \oplus a_{10}$$

$$r_{11} = a_{01} \oplus a_{41} \oplus a_{21} \oplus a_{61} \oplus a_{111}$$

$$r_{21} = a_{11} \oplus a_{41} \oplus a_{71} \oplus a_{21} \oplus a_{111}$$

$$r_{21} = a_{21} \oplus a_{61} \oplus a_{71} \oplus a_{91} \oplus a_{171}$$

$$r_{41} = a_{21} \oplus a_{61} \oplus a_{61} \oplus a_{61} \oplus a_{61} \oplus a_{61}$$

この回路は、上記パリティ検査行列をもつ修正 ハミング符号のシンドローム計算回路として知ら れているものである。

上記符号は 2 薫製りまでを検出できるため、 $a_{01} \sim a_{141}$ までに $2 \, {\it E}_{2}$ トの故障があっても検出可能である。

また、(101 , 111 , 121 , 121 , 141)を

m ピット巾へ圧縮する。すなわち、 a。, , a;, ..., a。, , a;, ..., a。, , ro, , ro,

$$R(x) = r_0 + r_1 x + r_2 x^2 + \dots + r_{d-1} x^{d-1}$$

MISRは、R(x)を入力し、シグナティを生成する。

排他的論理和回路網の一例として、15ビット 中の検査出力パターンを5ビットに圧縮する例を 示す。このために符号長15、情報点数10のペ ミング符号を用いている。この符号のパリティ検 変行列目を以下に示す。

GF(2^s)上のシンポル r_1 とみなすことも可能である。特顧的62-42555 号で示したようなングナチャ回路を用いれば、 r_0 , r_1 , r_4 , に含まれるシンポル限りを検出可能である。 α をGF(2^s)上の原始元としたとき、 $(x-\alpha^{-1})$ および $(x-\alpha)$ 除其回路による ングナチャレジスタを構成した場合、2 シンポルまでの故障検出か可能である。


つまり、第2図で示す圧縮回路と、特額昭62-42555号で傳成法を示した、(x - α⁻¹), (x - α)除算回路を用いると、検査出力パター ン{a_{1,1}}に含まれる、2重額りをすべて検出で

検査入力パターンのビット巾が15ビットの時、 従来の方法であると、15ビットのMISRを用 いるか、例えば5ビットのMISRへ3回に分け て入力するか、であった。前者は、多量のハード ウェアを必要とし、後者はテスト時間の増大につ ながっていた。

とこで示した例では、5入力排他的論理和ゲー

特別昭63-286780(3)

第1回



トが5個必要であるが、5ピットのMISRで核 んでおり、テスト時間が増大することもない。

別の例として、ビット圧線用掛他的論理和固路 として修正パミング符号のパリティ検査行列を用 い、MISRとして、($x-\alpha^{-1}$)($x-\alpha^{0}$) ($x-\alpha$)除算回路を用いれば、検変出力パター ンの3 重額りをすべて検出できる。

一般に、ビット圧結用排他的智慧和回路として、 最小 書み d の符号に 落づく パリティ検査行列を用 い、 M I 8 R として、 $\left(x-\alpha^{a} \right) \left(x-\alpha^{1} \right)$ 。 … $\left(x-\alpha^{d-2} \right)$ 除 算回路を用いると、検査出力 パターンの $\left(d-1 \right)$ 重額りをすべて検出できる。 【発明の効果】

本発明によれば、故障検出率を再すことなく高速な故論判定ができる。


4. 図面の簡単な説明

第1図は本発明の一実施例を示すプロック図。 第2図はビット巾圧線回路の一例を示す。

代理人 弁理士 小 川 勝



第2回



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-286780

(43)Date of publication of application: 24.11.1988

(51)Int.Ci.

601R 31/28

(21)Application number: 62-121291

(71)Applicant :

HITACHI LTD

HITACHI MICRO COMPUT ENG LTD

(22)Date of filing:

20.05.1987

(72)Inventor:

IWASAKI KAZUHIKO


ARAKAWA FUMIO MISHINA DAISUKE

(54) FAULT DETECTING SYSTEM AND FAULT DETECTING DEVICE

(57)Abstract:

PURPOSE: To shorten the inspection time, and also, to decrease the hardware by compressing an inspection output pattern of (n) bit width to (m) bits by an exclusive OR network, and thereafter, inputting it to a multi-input feed-back type shift register (MISR).

CONSTITUTION: A fault of a logic circuit for compressing an inspection output pattern as a signature is detected by an MISR 3 of (m) bits. That is, an inspection output pattern of (n) (n>m) bit width from a circuit to be inspected 1 such as an LSI, etc. is compressed to (m) bit width by a bit width compressing circuit 2 constituted of an exclusive OR network, and thereafter, inputted to the MISR 3 of (m) bit width. In such a way, a fault can be decided at a high speed without dropping the fault detection rate.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]